1. 研究目的与意义
基于Verilog HDL的脉冲计数器与显示单元设计是工程实践性课题，主要的目的是培养学生将所学习的电路知识、集成电路生将所学习的电路知识、集成电路设计和集成电路CAD的技能运用到实际的电路设计中，结合半导体加工厂的制造工艺，完成具有一定专用功能的专用集成电路设计。
在数字系统中计数器的主要功能是对脉冲的个数进行计数，以实现测量、计数和控制的功能。脉冲计数器可以实现测量过程的自动化，广泛应用于工业生产和科学实验中。本文介绍了一种基于单片机的脉冲计数器的设计方法，系统以AVR单片机为控制器实现对输入脉冲的计数功能，编程方法采用JTAG接口实现在线编程，同时还采用485串行通信方式实现了与上位机的通信，将计数上传至上位机显示。本文提供的设计方案原理简单、功耗低、成本低廉，同时在脉冲输入端增加了光电耦合器进行光电隔离，以达到抗干扰的效果。
计数器分类：按照计数器中的触发器是否同时翻转来分类可以分为同步计数器和异步计数器；按照技术过程中数字增减来分类，可以分为加法计数器、减法计数器和可逆计数器，随着时钟信号不断增加为加法计数器，随是时钟信号不断减少的为减法计数器，可增可减的叫做可逆计数器。
2. 课题关键问题和重难点
脉冲计数器的基本功能是统计始终脉冲的个数，即实现计数的操作。显示单元是用来显示所统计的脉冲的个数。
本课题的关键问题是如何确定脉冲计数器统计脉冲的个数的精确和稳定这个问题。若误差精度过大，那么我的设计就会变得毫无意义，也会使课题宣布失败。所以，我们应该让设计出来的脉冲计数器在可接受的误差范围内。
本课题的难点在于当输入脉冲产生毛刺或者扰动时，我们如何才能成功计数，避免因为毛刺或者扰动所导致我们产生测量误差。从而影响测量精度的问题。
3. 国内外研究现状（文献综述）
复杂内齿轮形貌测量在精密制造领域具有重要的意义，传统的接触式测量容易对被测齿轮表面产生不同程度的损伤。随着激光测量技术的日益成熟，复杂内齿轮形貌采用激光连续扫描技术实现快速高精度测量成为可能 [1,2]。其原理为采用激光三角法测量内齿轮表面相对于测量原点的位移，采用光电编码器（以脉冲计量）作为激光扫描的角度基准。在使用该原理测量齿轮过程中，出现随机窜齿现象，严重影响了齿轮形貌的测量。角度脉冲计数不准，破坏了位移量与角度量的对应关系，造成数据对应关系错误是出现随机窜齿的主要原因。在提高脉冲计数准确性方面，国内外学者做了大量工作。文献 [3] 提出利用光电编码器和高速计数模块相结合的方式来提高脉冲计数的准确性，文献 [4] 提出了采用多零位信号自动消除大量程光点编码器计数累积误差的方法，文献 [5] 提出了采用压电换能器对计数脉冲进行整形提高脉冲计数的准确性。本文深入分析了脉冲计数准确性的影响因素，提出一种相对简单的提高脉冲计数准确性的方法，经过实验验证，该方法操作简单和性能可靠 , 可将脉冲计数精度提高96.7%，有效地提高光电编码器的脉冲计数精度。
HDL用于数字电路与系统的建模、模拟和自动设计。 目前有两种标准的硬件描述语言: Verilog和VHDL 。 由于 Verilog比较简单易学 ,所以笔者建议在本科和研究生教学中 ,应大力推广 Verilog的学习。 我国国家技术监督局于 1998年正式将集成电路 /硬件描述语言 Verilog列入国家标准 [ 5] ,国家标准编号为 GB /T18349- 2001,从 2001年 10月 1日起实施。 相信该标准的制定对我国集成电路设计技术的发展有重要的推动作用。近年来 , VHDL又有了一些新的发展 [7 ]。 例如 ,为了大幅度提高 EDA工具的设计能力 ,出现了一系列对 HDL语言的扩展。 面向对象的 V HDL( Object-Oriteted VHDL, OO-VHDL)主要是通过引入了新的语言对象 Entity Object,作为抽象封装和模块性的基本单元而解决了 VHDL在抽象性的不足和在封装性上能力不强等问题。
半导体产品的集成度和成本迄今一直按照摩尔定律(Moores Law)[60]所预见的规律变化，作为半导体器件的重要一部分可编程逻辑器件也不例外，每一次工艺升级带来的优势，都会在 FPGA 产品的功耗、频率、密度及成本方面得到体现。在 FPGA 中嵌入可编程的低功耗、高速收发器成为目前主流 FPGA的发展趋势，具有嵌入式高速收发器的FPGA 为数据传输提供了可行的单芯片解决方案，克服了多芯片解决方案中出现的互操作、布线和功率问题，用户能够快速地解决协议和速率的变化问题，以及为了提高性能和为产品增加新功能时所做的设计修改所需的重新编程问题。
4. 研究方案
(1)设计方法：采用Top-Down的设计方法，将设计的主要仿真和调试过程在高层次完成。(2)设计语言：采用VerilogHDL作为设计语言，简洁明了编写设计文件，建立电子系统行为级的仿真模型。(3)设计工具：采用ModelSimSE5.6b仿真软件。(4)系统时钟：采用同步DMAC电路。(5)运行环境：32-bitRISCprocessor、88RCArray、64-bitFrameBuffer、32-bitSDRRAM(6)功能要求：DMA控制器在RISC处理器调控下，应该具有调控数据传输的功能。从SDRAM转载数据到FB,从FB储存数据到SDRAM,从SDRAM转载数据到RC。
5. 工作计划
第1周： 查找文献,下载并阅读相关资料和翻译文献
第2周： 撰写开题报告和完成翻译并提交
第3周： 对电路系统的框架进行总体设计和规划
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
