全文总字数：4001字
1. 研究目的与意义（文献综述）
1.目的及意义
现今人们对数据传输速率的要求日益增加已经成为不争的事实。而由于传统的并行数据传输存在着串扰、偏差及抖动的问题，而且并行传输需要准确的同步时钟信号或握手信号，当数据速率提高时，意味着时钟速率也会提高，就可能引起数据传送的时序和时钟难以合拍，从而造成数据信号接收错误，并且时钟速率的提高也会引起信号线间的干扰以及时钟偏斜，从而导致传输错误，因而并行传输很难实现高速传输[1]。另外，并行传输方式需要占用很多的传输媒介，这使得并行传输的板级布线非常为复杂，同时也大大提高了单板的生产制造成本[2]。
与并行传输方式相比较，高速串行通信最少仅需占用2根数据线便能完成数据的传输，极大地节约了传输媒介，降低了系统互联的复杂性，有利于单板制造成本的降低。同时，串行数据传输是可以是异步传输，无需像并行数据传输那样需要传输非常严格的时钟同步信号，因此能以非常高的速率在信道中传输[1]。另外，串行数据传输还较并行数据传输拥有更低的功耗[3]。正因为串行传输有如此之多的有点，现在其已经成为主流的数据传输方式，在片上dice间通信[4]、单板芯片间高速互连通信[4]、有线通信、背板通信以及高速接口领域得到了广泛应用。
2. 研究的基本内容与方案
1.设计的基本内容
基带传输信道非理想特性的分析；信道均衡原理的描述；针对实际信道进行建模；均衡器传递函数设计；依据均衡器传递函数设计出与其对应的基本运算单元的实现方法；使用分立元件实现基本运算单元；对所设计出的均衡器进行仿真验证。
2.设计目标
3. 研究计划与安排
1～3周：查阅相关文献资料，明确设计方法及思路，完成开题报告；
4～6周：寻找一个串行传输信道并完成对该信道的建模，同时确定针对该信道均衡器的传递函数；
7～9周：根据均衡器传递函数设计出基于基本运算单元的实现方法；
4. 参考文献（12篇以上）
[1] 王晓莉. 高速串行系统建模及自适应模拟均衡器的设计[D]. 东南大学, 2016.
[2] 郑超. 应用于高速串行通信的部分响应均衡技术的设计与实现[D]. 东南大学, 2017.
[3] 鲁雪晴. 高速通信系统中的模拟均衡器研究[D]. 西安电子科技大学, 2007.
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
