基于VHDL语言的多功能数字钟设计开题报告

 2022-09-18 17:20:18

1. 研究目的与意义

我们已经进入了数字化和信息化的时代,其特点是各种数字产品的广泛应用。现代数字产品在性能提高、复杂度增大的同时,其更新换代的步伐也越来越快,实现这种进步的因素在于生产制造技术和电子设计技术的进步。

钟表的数字化给人们生产生活带来了极大的方便,而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备,甚至各种定时电气的自动启用等,所有这些,都是以钟表数字化为基础的。因此,研究数字钟及扩大其应用,有着非常现实的意义。

本设计主要研究基于VHDL的数字钟的设计,要求时间以24小时为一个周期,显示时、分。具有校时以及整点报时功能,可以对时、分进行单独校对,使其校正到标准时间。为了保证计时的稳定及准确须由晶体振荡器提供时间基准信号。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

2. 课题关键问题和重难点

利用VHDL语言设计有时、分、秒计数显示功能,小时为24进制,分钟和秒为60进制;设置复位、清零等功能;有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;设置调试模式和计时两个模式,分别实现计时和调时功能,通过设置任意时间实现闹铃等功能的多功能数字钟。

关键问题:设计并显示具有时、分、计时功能的时钟:RES复位,I/O数据线,SCLK串行时钟,实现对时、分的准确计时。整个系统的控制方案是:通电后系统自动进入时间显示,从00:00开始计时,通过按下时间设定/启动计时键,系统停止计时,进入到时间设定状态,系统保持原有的显示,等待键入当前时间。

难点:

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

3. 国内外研究现状(文献综述)

数字钟是采用数字电路实现对时,分,秒数字显示的计时装置,广泛用于个人家庭,车站,码头办公室等公共场所,成为人们日常生活中不可少的必需品。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等,所有这些,都是以钟表数字化为基础的。

中国是世界上最早发明计时仪器的国家。有史料记载,汉武帝太初年间由落下闳创造了我国最早的表示天体运行的仪器浑天仪。第一个机械钟的灵魂擒纵器用于计时器,这是中国科学家对人类计时科学的伟大贡献。它比十四世纪欧洲出现的机械钟先行了六个世纪。

第一只石英钟出现在二十世纪二十年代,从三十年代开始得到了推广,从六十年代开始,由于应用半导体技术,成功地解决了制造日用石英钟问题,石英电子技术在计时领域得到了广泛的应用。并取代机械钟做了更精确的时间标准。随着科学的进步,精密的电子元件不断涌现。而实验证明,钟表的振荡部分采用石英晶体作为时基信号源时,走时更精确、调整更方便。钟是一种计时的器具,它的出现开拓了时间计量的新里程。提起时钟大家都很熟悉,它是给我们指明时间的一种计时器,并且我们每天都要用到它。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

4. 研究方案

1、本设计主要研究基于FPGA的数字钟,要求时间以24小时为一个周期,显示时、分。具有校时以及整点报时功能,可以对时、分进行校对,使其校正到标准时间。

2、校对时间由15矩形键盘进行控制,为了保证计时的稳定及准确须由晶体振荡器提供时间基准信号。

3、编写简单的程序,熟悉软件的基本操作方法。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

5. 工作计划

1-2周:进行相关资料的查阅,查阅收集VHDL硬件相关资料,翻看学习过的有关书籍,根据自己当初课堂上整理的笔记,学习相关知识;把握毕业设计题目的要求,并对设计进行分析,通过大量的理论调研,查找相关资料,写出详细的开题报告。3-5周:进一步进行理论分析和方案比对,在众多方案中选出合适的设计方案。系统总体方案设计方案的论证及确定,进行数据的实验处理。对设计所要求的VHDL语言进行深入的学习,掌握基本FPGA的结构框架及工作原理,开始用相关软件进行初步设计。6-7周:开始进行多功能数字钟设计,将主要模块设计好,达到设计的要求,然后编写相应的程序,实现设计的功能,单元电路的设计、安装及调试。8-10周:实现按键校准功能、闹钟设置功能和整点报时功能调试修改程序。10-12周:综合整理的资料,撰写毕业设计论文,整理外文翻译。12周之后:熟悉毕业设计内容,准备毕业设计答辩。

剩余内容已隐藏,您需要先支付 10元 才能查看该篇文章全部内容!立即支付

以上是毕业论文开题报告,课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。