1. 研究目的与意义
随着集成技术的发展，尤其是中、大规模和超大规模集成电路的发展，数字电子技术的应用越来越多地渗透到国民经济的各个部门，目前数字电子技术已经广泛应用于计算机、自动控制、电子测量仪表、电视、雷达、通信等各个领域。
其中，抢答器就是典型的一种运用数字集成的设备。
在日常生活中，各种智力竞赛越来越多，而抢答器是必不可少的设备之一，答题时一般分为必答和抢答两种。
2. 课题关键问题和重难点
1、关键问题： [1]、研究如何确认抢答成功和抢答成功的信号传给锁存模块。
[2]、研究对提高时间精度的方法，做出分析并设计出电路图，并对时间范围进行分析和计算。
[3]、利用Verilog HDL完成整体电路系统设计并分成各个模块，知道各个模块的原理和功能。
3. 国内外研究现状（文献综述）
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。
前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。
4. 研究方案
设计方案：1、完成竞赛抢答器系统的系统功能、电路模块的系统级和划分。
2、采用Verilog HDL语言描述电路系统，完成系统电路的设计和模拟。
3、根据流程完成电路设计和验证。
5. 工作计划
第1周：查找和翻译关于竞赛抢答器系统的相关文献，翻阅书籍。
第2周：撰写一份不少于3000字的开题报告。
第3周：电路系统的总体设计和规划，形成基本的模块和框架。
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
