1. 研究目的与意义
基于硬件描述语言的频率测量仪的设计是工程实践性课题，主要的目的是培养学生将所学习的电路知识、集成电路设计和集成电路CAD的技能运用到实际的电路设计中，结合半导体加工厂的制造工艺，完成具有一定专用功能的专用集成电路设计。
频率信号抗干扰能力强、易于传输，是它的优点，这使得频率在测量过程中能获得极精准的测量精度。此外，许多工程的测量，如声音频率、测量速度、机械振动以及测量力的振弦式方法等都与频率测量有关，或者可以用频率测量的方法来进行。若是一个通用集成电路要在很短的时间内升级改进提升新的功能，就得对原产品要重新设计和重新布线，这是因为现代电子产品的生命周期都不长所造成的。而可编程逻辑器件克服了上述缺点，它用一块很小的硅片通过编程把电路集成起来，直接提高了系统的牢靠性，同时因为电路体积的减少，也就减少了不少的干扰。对于硬件描述语言Verilog HDL，写法灵活，设计方便，能快速的掌握和应用，因此能大幅地缩短产品的开发周期。
2. 课题关键问题和重难点
关键问题：
（1）对于几种常见的信号，比如声音、速度频率的测量，学会测量它们频率的方法， 并寻找有没有其他的办法测量，比较它们之间的优缺点；
（2）优化测量方案，选择精度高的方案设计电路图，并且计算对应精度的量程；
3. 国内外研究现状（文献综述）
频率测量仪是实验室、计量室和科研、生产中最常用的测量仪器之一。根据目前测量仪器的发展趋势，设计和制造体积小成本低、自动化和数字化程度高以及操作简单、便携的测量仪器显得十分必要。
频率计的测量原理：给定一个闸门时间和一个已知频率的标准信号，在给定的闸门时间 Ｔ内，分别测量标准脉冲信号的个数 和要被测量信号的脉冲数，则：被测信号的频率为 ，其中 为标准脉冲信号频率。在忽略标准脉冲信号频率 的误差情况下，可能产生的误差为：，其中 为被测信号频率的真实值，。由上式可见，测量的精度与闸门时间和标准信号的频率成反比，闸门时间越长，标准信号的频率越高，则误差就越小。
FPGA的结构灵活，其逻辑单元、可编程内部连线和I/O单元都可以由用户编程，可以时间任何逻辑功能，满足各种设计需求，其速度快、功耗低，通用性强，特别适用于复杂系统的设计。
4. 研究方案
设计方案：
1、完成数字信号频率计的系统功能、电路模块的系统级和划分。
2、采用Verilog HDL语言描述电路系统，完成系统电路的设计和模拟。
5. 工作计划
第1周：查找文献和翻译文献
第2周：撰写开题报告
第3周：电路系统的总体设计和规划
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
