1. 研究目的与意义
如今，无论是在学校还是社会，去图书馆学习的人数逐渐增加，尤其是在高校，每逢考试复习期间，图书馆的座位就变得尤为紧张，图书馆座位的合理分配也显得十分重要。合理安排图书馆的座位的分配，可以让更多的同学来图书馆有良好的环境可以学习，而不是盲目地去逐楼寻找一个座位。
基于Verilog HDL的图书馆座位分配电路设计是工程实践性课题，主要的目的是培养我们将所学习的电路知识、集成电路生将所学习的电路知识、集成电路设计和集成电路CAD的技能运用到实际的芯片设计中，结合半导体加工厂的制造工艺，完成具有一定专用功能的专用芯片的设计。
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。
2. 课题关键问题和重难点
采用Verilog HDL语言描述出来的图书馆座位分配电路的系统功能、电路模块的系统级和划分，能够实现在学生在前来图书馆学习取票就坐的时候合理地安排位置，可以根据学生自己的选择具体安排在什么方位，靠窗户还是靠走廊。在座位紧张的情况下，也可以根据系统随机安排空缺位置，这样的话，就可以减少学生自己寻找选择座位的时间。还需要将取出来的座位号剔除掉，这样下一次座位选择的时候就可以在已剩下的座位号里面筛选，避免重复取号的情况。如若想更换座位，需要将取票座位注销，也就是选择离开，才可以重新选择。学生在离开图书馆的时候也要将自己的座位号注销掉，以免系统一直判定该座位有人而无法取号，方便接下来的学生前来图书馆就坐学习时系统对其的座位分配，最大化地利用图书馆的座位资源。
3. 国内外研究现状（文献综述）
书籍是我们的一笔宝贵的财富，学校的图书馆每天都有许多学子畅游在知识的海洋中。可是要想在图书馆里找到一个安稳的座位静静的看书却是很不容易的。图书馆里有着很多占位却没有人看书的情况，造成了很多后来的同学找不到座位看书。
图书馆虽有众多阅览座位，然而阅览室、自习室等资源丰富、 安静舒适的地方座位却仍然不能满足学生的需求，每逢大小考试，图书馆更是人满为患、一座难求。哪怕是清晨，来图书馆自习的同学排队问题也比较严重，并且有些学生却往往难以做到自觉遵守图书馆规定，人离开后，仍然利用书本、电脑等物品占座，损害了其他同学的利益，浪费了图书馆的资源，有时甚至引起同学间的误会和矛盾。
给广大读者提供一个文明有序的学习环境，维护图书馆良好的阅读秩序，保证阅览室座位有效公平地使用，学校图书馆一直严格执行禁止占座的规定，然而苦于座位太多，管理员即使想要遏制占座之风，也往往是有心无力、顾此失彼。久而久之，严禁占座的规定也就成为了一纸空文，加上前来学习的同学比较多，排队的队伍也比较杂乱，不能有序地进行寻找座位学习。而且有的学校往往会出现低座位使用率，目前高校占座情况非常严重，受占座现象的影响，有很多同学经常找不着座位，出现了有空位却不能坐的情况，这使得图书馆资源并没有被合理利用，并严重影响到了大家的正常学习。
4. 研究方案
设计的总方案是实现图书馆座位分配电路的系统功能、电路模块的系统级和划分，利用Verilog HDL语言描述电路系统，完成系统电路的设计和模拟，继而利用ISE进行软件编程，再利用Modelsim对系统电路和芯片电路模块进行仿真与调试，最后运用SYNOPSYS和CADENCE完成芯片的版图设计和验证。
5. 工作计划
第1周： 查找、阅读文献，并且翻译所给的文献
第2周： 根据任务书要求，搜集、查阅相关资料，撰写开题报告
第3周： 利用所学知识，对电路系统的总体设计和规划
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
