1. 研究目的与意义
函数发生器一般是指能自动产生正弦波、三角波、方波及锯齿波、阶梯波等电压波形的电路或仪器。函数发生器有很宽的频率范围，使用范围很广，它是一种不可缺少的通用信号源。可以用于生产测试、仪器维修和实验室，还广泛使用在其它领域，如通信、医学、教育、化学、通讯、地球、物理学、工业控制、军事和宇航等，函数发生器作为一种常用的信号源，是现代测试领域内应用最为广泛的通用仪器之一。函数信号发生器的设计方法多，设计技术也越来越先进。随着我国经济和科技的发展，对相应的测试仪器和测试手段也提出了更高的要求，信号发生器已成为测试仪器中至关重要的一类，因此开发信号发生器具有重大意义。
基于Verilog HDL的可编程函数信号发生器电路设计是工程实践性课题，主要的目的是培养学生将所学习的电路知识、集成电路生将所学习的电路知识、集成电路设计和集成电路CAD的技能运用到实际的电路设计中，结合半导体加工厂的制造工艺，完成具有一定专用功能的专用集成电路设计。
2. 课题关键问题和重难点
关键问题：DDS的原理，它包含地址累加器，波形存储器，数/模转换器，低通滤波器和基准时钟五个部分。在基准时钟的控制下，地址累加器对频率控制字K进行线性累加，得到相位地址码对波形存储器寻址，使之输出地址幅度码，经过数/模转换器得到相对应的阶梯波，最后经过低通滤波器得到连续变化的所需频率的波形。这是课题的关键。
整个系统的功能的实现，要通过开关的输入检测，通过对分频模块、频率控制模块、波形生成模块、频率计算生成模块、幅值控制模块、D/A模块的调用来实现波形的选择以及频率、幅度的调节，从而产生相应的波形。而各个模块的建立和原理都是这次课题的关键问题。
难点：三角波、正弦波、方波等波形该如何实现；分频模块、频率控制模块、波形生成模块、幅值控制模块等各模块该如何建立与实现都是这次课题的难点。3. 国内外研究现状（文献综述）
硬件描述语言HDL（Hardware Description Language）是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想，然后利用电子设计自动化（EDA）工具进行仿真，自动综合到门级电路，再利用ASIC或FPGA实现其具体功能。
完整的FPGA设计流程包括电路设计与输入、功能仿真、综合优化、综合后仿真、布局布线、布局布线后仿真、板级仿真与验证、加载配置与在线调试等主要步骤。电路设计与输入是利用EDA工具的文本或图形编辑器将设计者的设计意图用文本方式或图形方式（原理图、状态图）表达出来。完成设计描述后即可通过编译器进行排错编译，变成特定的文本格式，为下一步的综合做准备。编译完成后，在综合前即可对所描述的内容进行功能仿真。功能仿真仅对设计描述的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求，仿真过程不涉及具体器件的硬件特性。综合优化是指将HDL语言、原理图等设计输入翻译成由与门、或门、非门、RAM、触发器等基本逻辑单元组成的逻辑连接，并根据目标与约束条件优化所生成的逻辑连接，输出标准格式的网表文件，供布局布线器实现。综合后仿真的主要目的是检查综合器的综合结果是否与设计输入一致，但并不精确，只能估计门延时。布局布线是根据FPGA厂商提供的软件工具，根据所选芯片的型号，将综合输出的逻辑网表适配到具体的FPGA器件上，合理正确连接各个元件。布局布线后就进行时序仿真，这种仿真可以全面检查门延时和线延时的信息，还可以检查设计中是否有竞争与冒险。由于不同器件的内部延时不一样，不同的布局方案也给时延造成不同的影响，因此在设计处理完成后，对系统各个模块进行时序仿真，分析其时序关系，估计设计的性能，以及检查和消除竞争冒险是非常有必要的。这种仿真包含的时延信息最为全面、准确，能较好地反映芯片的实际工作情况。
DDS包含地址累加器，波形存储器，数/模转换器，低通滤波器和基准时钟五个部分。在基准时钟的控制下，地址累加器对频率控制字K进行线性累加，得到相位地址码对波形存储器寻址，使之输出地址幅度码，经过数/模转换器得到相对应的阶梯波，最后经过低通滤波器得到连续变化的所需频率的波形。频率控制字K送到N位地址累加器中的数据输入端，地址累加器在时钟频率的作用下，不断对频率控制数据进行线性相位累加。当地址累加器累积满量时就会产生一次溢出，地址累加器溢出的频率就是DDS输出的信号频率。不同的频率控制码K，导致地址累加器的不同地址增量，这样从ROM输出的波形的频率就不同。DDS技术具有极高的频率分辨率，极快的变频速度，变频相位连续，相位噪声低，易于功能扩展和便于全数字化集成，容易实现对输出信号的多种调剂。
4. 研究方案
核心部件是FPGA开发板，按照FPGA功能划分模块。
外围电路包括A/D转换模块、键盘控制模块。
FPGA和键盘控制模块通过串口通信方式，将控制数据送至FPGA内部的寄存器，之后FPGA内部的DDS模块输出相应的波形，再经过D/A转换器转换成模拟信号。
5. 工作计划
第1周：查找文献和翻译文献，完成可编程函数信号发生器电路的系统功能、电路模块的系统级和划分。
第2周：撰写开题报告
第3周：电路系统的总体设计和规划（采用HDL语言描述电路系统，完成系统电路的设计和模拟；完成可编程函数信号发生器电路的基本功能）
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
