1. 研究目的与意义
背景：晶体管的发明使电子设备体积缩小，耗电减少，可靠性提高。
然而随着电子工业的迅速发展，晶体管依然满足不了需求，以计算机为例，IBM公司1955年推出了608计算机，是世界上第一个投入商用的晶体管计算机，里面使用了3000多个锗晶体管，重量达2400磅（约1090kg）。
显然，这个计算机还是太重了。
2. 课题关键问题和重难点
关键问题： 对脚本的理解与运用 难点： 对Linux常用命令的理解与运用（入门后端的基础）；对Vim的理解与运用（让我更好的接触后端）；对NX的运用；在ICC2中：对摆floorplan规则的熟悉与运用（Floorplan是数字后端设计实现中最关键的步骤之一，floorplan做的好，能够加快时序的signoff以及physical方面DRC和LVS的signoff工作。
如果floorplan做的不好，不仅仅是timing QOR会比较差，也会影响芯片的面积。
）；对脚本的理解与运用（理解脚本有助于我更好的设计及完成任务，让我能够更加轻松，完全理解脚本才能知道具体的操作，更加清晰的知道自己所要完成的东西）；后端工作的具体流程（ DFT-布局规划(FloorPlan)- 时钟的布线（CTS）-布线(Place Route)- 寄生参数提取-版图物理验证（DRC））（有助于我了解IC后端的具体工作内容）。
3. 国内外研究现状（文献综述）
传统的高层次综合方法主要是面向电路功能单元的，对 面积和性能的估计基本上忽略了连线的影响. 但随着特征尺寸的不断减小，连线在一定程度上决定了电路的性能，人们在进行高性能的数据通道设计时不得不考虑芯片物理布局因素的影响简单的，只用MUX 输入端的数量、总线和资源的数目 来衡量设计的性能和面积已经无法适应新的设计要求. 在近期的研究中，人们广泛采用了将高层次综合和布局 规划结合起来的算法，使得在高层次设计的过程中可以得到 芯片的物理信息 3D 算法［1］是一种同时进行算子调度，资源 分配和布局规划的运算方法，虽然可以在高层设计时得到一 定的连线信息，然而，由于这是一种优先考虑关键路径的算 法，因而无法保证非关键路径的延时，而且当电路的存在多条 关键路径时，此算法也很难奏效. GB 算法［2］将资源分配和布 局规划问题转化为算子在二维网格的放置问题，此网格的一 维表示控制步，另一维表示布局规划. 然而，此算法所采用的 一维布局规划有很大的局限，很难进行实际的使用. 另外，还 有一些考虑深亚微米效应的高层次综合算法［3 ~ 5］，他们的核 心思想是依次进行资源调度和布局规划，把布局规划的结果 作为资源调度的评价函数，对资源调度进行迭代改善.这种算 法的计算量非常大，而且由于资源调度的调整对布局规划的 影响是不可预测的，因而无法保证迭代的收敛性. 本文提出了一种同时进行资源分配和布局规划的方法， 同以前的算法比较，该算法有以下特点：首先，该算法在资源 分配的过程中同时产生布局规划，避免了依次进行这两个步 骤所带来的迭代，算法的复杂度较小，收敛性可以保证.其次， 该算法能够很方便的同时实现存储资源和运算资源的分配， 可以综合考虑它们之间的相互影响，避免了一方的不确定性 给另一方的优化结果带来的不确定性.第三，这里采用的基于 Siicing-Tree 结构［7］的最小割布局规划算法是一种经过实践检 验的比较完备的算法，可以满足布局规划的许多实际要求.参考文献： ［ 1 ］ Weng Jen-Pin，Alice C Parker.3D scheduling：high level synthesis with floorplanning［A］.28th DAC［C］.1991，7. ［ 2 ］ Jang Hyuk-Jae，Barry M Pangrle.A grid-based approach for connectivity binding with gemetric costs［A］. Proc ACM ICCAD［C］.1993，11. ［ 3 ］ Fang Yung-Ming，D F Wong. Simultaneous functional-unit binding and floorplanning［J］.IEEE Trans，ICCAD，1994，11：317 - 321. ［ 4 ］ A Safurm，B Haroun，K Thulasiraman. Floorplanning with datapath optimization［A］. Proc IEEE International Symposium on Circuits and Systems［C］.1995，4. ［ 5 ］ Vasily G Moshnyaga，Hiroshi Mori，Hidetoshi Onodera，Keikichi Tamaru. Layout-driven module selection for register-transfer synthesis of sub-micron ASICs［A］. Proc IEEE ACM ICCAD［C］.1993，11. ［ 6 ］ C M Fiduccia，R M Mattheyses. A linear-time heuristic for improving network partitions［A］. Proc IEEE ACM ICCAD［C］.1982. ［ 7 ］ D P Lapotin，S W Director. A global floorplanning approach for VLSI design［J］.IEEE Trans，on ICCAD，1986，11.
4. 研究方案
总体设计方案：用笔记本在NX中运用后端及嵌入式知识编辑脚本，对脚本进行改进，运用脚本并得到预期结果。
软件设计：数据采集，脚本运行后对数据进行采集；对比分析，对每次的数据进行对比并进行分析最后进行改进。
5. 工作计划
三月上旬：先对后端工作的流程进行具体的了解，了解芯片的具体工作流程；其次，对NX的使用进行深入的了解，能对NX进行基本操作，使其正常运行；并学会如何进入ICC2，且知道摆floorplan的规则并学会如何实用工具摆floorplan。
三月中旬：对Linux的常用命令进行系统及精细的学习，能熟练地掌握Linux的常用命令并在NX中熟练地将其运用。
三月下旬：对vim的命令进行系统及精细的学习，能够熟练地掌握vim的命令并可以将其运用。
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
